کنترل ترافیک اطلاعات روی تراشه‌ها

مهندس مهدی مدرسی، در این باره گفت : «برای این منظور، ابتدا به کمک مدل‌های تحلیلی و شبیه‌سازی، عوامل موثر بر کارایی و مصرف توان شبکه‌های روی تراشه‌ مشخص شده و سپس با به کارگیری بازپیکربندی، قابلیت تغییر و تنظیم آن عوامل در معماری شبکه روی تراشه گنجانده می شود.»

به‌گزارش خبرگزاری ایسنا، وی که دانشجوی مقطع دکتری دانشگاه صنعتی شریف است انجام این مطالعه را ضروری می‌داند و اظهار داشت: «عدم مقیاس پذیری، محدودیت پهنای باند و نیز هزینه و زمان طراحی بسیار زیاد در ساختارهای سنتی ارتباط داده‌ها در درون تراشه از یک سو و مقیاس‌پذیری و کارآیی بالای شبکه‌های میان ارتباطی در سیستم‌های چندپردازنده‌ای و چندرایانه‌ا‌ی سنتی از سوی دیگر، طراحان و پژوهشگران را بر آن داشت تا ساختار مشابهی را به عنوان جایگزین روش‌های سنتی ارتباطات درون تراشه مطرح کند.»

وی در ادامه گفت: «علاوه بر این صنعت ریزپردازنده‌ها در حال حرکت از پردازنده‌های تک هسته‌ای قدیم به پردازنده‌های چندهسته‌ای و نهایتا به پردازنده‌هایی شامل چندصد تا چندین هزار هسته پردازشی است که در قالب یک چندپردازنده روی تراشه آرایش یافته‌اند.»

وی اظهار داشت: «از این رو ارائه‌ معماری با قابلیت بازپیکربندی در هم‌بندی شبکه، ریزمعماری مسیریاب و روش راه‌گزینی و نیز ساختارها و روش‌های لازم برای نظارت بر ترافیک شبکه روی تراشه و استفاده از آن‌ها برای کاهش توان مصرفی و کارایی شبکه روی تراشه، جریان اصلی این پژوهش به شمار می‌رود.»

مدرسی خاطرنشان کرد: «استفاده از معماری ارائه شده جهت افزایش تحمل‌پذیری اشکال، توازن بار کاری شبکه، تخصیص بهینه‌ پردازنده‌ها به وظایف، مهاجرت وظایف، تقسیم منابع بین چندوظیفه و بهره‌برداری از مزایای گذرگاه‌های سنتی درون تراشه‌ای از سایر بخش‌های این پژوهش است که در قالب هفت پروژه‌ کارشناسی ارشد در حال انجام است.»